欢迎来到EDA中国!
当前位置:网站首页 >技术专栏 > PCB

ADI公司高速PCB布板216个易难问题现场回答

发布时间: 2013-07-10 09:17:11     来源: EDA中国

针对高速PCB设计头痛的问题,比如布局布线,EMI/EMC/SI/PI/ESD等问题现场问答内容总结。

 

1.讲座中讲到为了减少寄生电容的影响,要去除运放焊盘下面的地层,这个底层是指地平面吗?如果是的话,如何去除那个焊盘下面的地呢?

是的。焊盘下面的地也要去掉。

2.对于高速AD采样电路,有模拟和数字电路混合在一起,如何避免地反弹噪声对采样的影响?

一般要分割AGND,DGND,然后选择在合适的地方一点接地。

3.在很多的书上看到模拟和数字地和电源的问题,在实际的设计中,我们怎样处理,比如模拟和数字的供电是否需要两个稳压的芯片单独输出,模拟地和数字地最后怎样连接在一起等?

一般来说不需要两个单独的稳压芯片,中间加一磁珠就可以了,要尽量避免数字部分的噪声耦合到模拟部分。对于低速精密系统来说,一般采用模拟地与数字地单点接地的方法,具体可以参考评估板;对于高速而言,为了最小的电流回路,一般不具体分模拟地与数字地,也就是只采用一个地平面。

4.1、如何减少数字信号对模拟信号的干扰?尤其是模拟小信号,如:微安电流脉冲。

2、在多通道模拟输出中,如何减少通道与通道之间的串扰?以及实现通道的高阻状态,即未接通通道不被干扰的问题?

1.一般情况,通过分开模拟地和数字地,还有分开模拟电源以及数字电源,可以减少数字对模拟信号的干扰。

2。一般情况下,未接通道是否高阻由片子本身决定,多通道系统中,尽量减少通道间平行走线的长度并用地将其隔开都能减少通道间的串扰。

5.对电源分割,能不能提供一些指导性建议

你好,对于电源分割,你可以参考http://www.analog.com/en

/DCcList/0,3090,760%255F%255F62,00.html 中的High SpeedDesign Techniques里面的章节。谢谢

6.What problem in digital GND and analogGND connecting together ?

如果一点共地做的不是很好,会影响信噪比和系统的性能。

7.ADI是否提供适合PROTEL制做PCB板的元器件封装库?

我们很快会提供这些封装库。现在我们已经提供POWER LOGIC等的封装库了。

8.有一块4层板,层叠次序如下:信1--地--电源--信2,但有好几组电源,有3.3V,5V,12V,-12V等,这么多电源在电源层上分隔不了时,该怎么分配它们?

可以把比较重要的电源在电源层分割。其他的电源可以走粗线。

9.差分走线的规则是什么?

一般情况下两条差分线应该平行并且等长,您可以参考应用笔记AN-586,里面有关于LVDS差分走线一些要求。

10.对于高速印制电路板中的电阻匹配问题怎么处理?

一般原则是串联电阻始端匹配。并联电阻终端匹配。

11.混合信号的IC有AGND和DGND,一般分开单点接地。但是如果数字电路部分电流过大,是否可以把DGND与AGND 都当作AGND。为什么?还有什么情况可以?

对于高速ADC/DAC,请当作模拟器件看待,全接AGND.但整板还是需要将模拟地和数字地分开。一个比较好的办法是参考我们各个器件的评估板。

12.多层板如何进行设计参考层和信号层

这个取决于您设计的多少层板,4层的话,往往顶层和底层为信号层,中间2层为电源和底层。如果6层以上板,为了减少EMI等等,可以把顶层和底层铺地用来隔离,中间层作为信号层。

 

13.能谈谈模拟和数字地的分布有什么要求么?需要划分么?

一般需要划分。尽量考虑一点接地,AGND/DGND不要重合。

14.专家:1)请问地线分区最优化的方式是什么样的?

     2)高速仿真推荐工具?

高速仿真软件可以使用alleger

一般原则是数字地和模拟地分开,高速信号返回路径最短。

 

关键字 : ESD  emc EMI  pcb 
获取帮助